مقاله طراحی تقویت‌ کننده‌های قدرت کلاس AB مبتنی بر ترانسفورماتور D-Band در فناوری‌های سیلیکونی

تعداد صفحات: 12

فرمت: pdf

زبان: لاتین

سال انتشار : 2020

این مقاله ملاحظات و روش‌شناسی طراحی را برای تقویت‌کننده‌های توان تقویت‌کننده افزایش بهره مبتنی بر ترانسفورماتور باند D کلاس-AB در سه فناوری پیشرفته سیلیکونی ارائه می‌کند: CMOS حجیم ۲۸ نانومتری (نیمه‌رسانای اکسید فلزی مکمل)، FD-SOI ۲۲ نانومتری (کاملاً-- سیلیکون تخلیه شده روی عایق)، و 130 نانومتر SiGe BiCMOS (سیلیکون-ژرمانیوم دوقطبی-CMOS). در ابتدا، انتخاب فرآیندها و مدل‌ها همراه با رویکردهای جاسازی‌سازی مورد بحث و تشریح قرار می‌گیرد. سپس، یک جریان طراحی کلی برای یک شبکه تطبیق مبتنی بر ترانسفورماتور (TMN) برای تسریع در طراحی PA های چند مرحله ای معرفی می شود. علاوه بر این، دو توپولوژی تقویت کننده افزایش تجزیه و تحلیل می شوند. تأثیر افزایش بهره خازنی بر عملکرد PA (حداکثر افزایش توان موجود G max، توان اشباع P sat، راندمان تخلیه DE و راندمان افزوده توان PAE) برای فناوری‌های مختلف سیلیکونی پس از اندازه‌گیری مناسب ترانزیستورهای PA برای رسیدن به بار بهینه مورد مطالعه قرار گرفته است. مقاومت R opt . PA تقویت کننده بهره القایی مورد بررسی قرار گرفته و با تقویت کننده افزایش بهره خازنی در SiGe BiCMOS مقایسه می شود تا در عین حال Gmax بالا را حفظ کند. در نهایت، یک PA خازنی با افزایش بهره 4 مرحله‌ای D در یک فرآیند CMOS حجیم 28 نانومتری به عنوان مرجعی برای تأیید روش‌شناسی طراحی و نتایج شبیه‌سازی ساخته می‌شود و ملاحظات طراحی دقیق آن شرح داده می‌شود. این نمونه اولیه PA باند D به نتایج پیشرفته دست یافت: Gp 22.5 دسی بل، PAE 6.6 درصد، 8 dBm P نشست و 81.1 FoM با تنها 0.0265 میلی متر مربع مساحت هسته.

This paper presents design considerations and methodology for D-band transformer-based Class-AB gain-boosting power amplifiers (PAs) in three advanced silicon technologies: 28 nm bulk CMOS (complementary metal oxide semiconductor), 22 nm FD-SOI (fully-depleted silicon on insulator), and 130 nm SiGe BiCMOS (Silicon-germanium bipolar-CMOS). Firstly, the choice of processes and models together with de-embedding approaches are discussed and described. Then, a general design flow for a transformer-based matching network (TMN) is introduced to accelerate the design of multistage PAs. Further, two gain-boosting topologies are analyzed. The influence of capacitive gain-boosting on PA performance (maximum available power gain G _max , saturation power P _sat , drain efficiency DE and power-added efficiency PAE) is studied for different silicon technologies after properly sizing the PA transistors to reach an optimum load resistance R _opt . The inductive gain-boosting PA is explored and compared with the capacitive gain-boosting one in SiGe BiCMOS to achieve an even higher P _sat while maintaining a high G _max . Finally, A D-band 4-stage capacitive gain-boosting PA is fabricated in a 28 nm bulk CMOS process as a reference to verify the design methodology and simulation results, and its detailed design considerations are described. This prototyped D-band PA achieved the state-of-the-art results: a 22.5 dB G p, 6.6 % PAE, 8 dBm P _sat and 81.1 FoM with only 0.0265 mm ² core area.