پروژه 24

پروژه آشكارسازي سيگنالهاي DTMF براي 64 پورت به طور همزمان با استفاده از XC56309PV100 DSP IC

تعداد صفحات : 136

هدف از این پروژه ، آشکارسازی سیگنالهای تون DTMF برای ۶۴ مشترک به طور همزمان و با استفاده از آی سی XC56309PV100 ، ساخت شرکت MOTOROLA می باشد.
در مجموع سیگنالهای تون DTMF در روی صفحه کلید تلفن از ترکیب ماتریسی دو گروه فرکانسی تشکیل شده اند و روشهای گوناگونی برای آشکارسازی تونهای DTMF وجود دارد ،که از آن جمله می توان به استفاده از الگوریتم GOERTZEL که حالت خاصی ازDFT است، اشاره کرد .
در این آشکار سازی از دو بخش مجزای تخمین اطلاعات طیفی وتصمیم گیری اطلاعات سیگنال استفاده شده است. تخمین اطلاعات طیفی مربوط به الگوریتم GOERTZEL میشود وبخش تصمیم گیری از ۴ معیار زیر استفاده می کند:
– تشخیص انرژی سیگنال تون DTMF
-بررسی سیگنال تون با استفاده از دو سطح آستانه
-بررسی ماکزیمم متناظر
-بررسی ماکزیمم هارمونیک دوم متناظر
که در ادامه تشریح پروژه این موارد بازگو می شوند.
از سوی دیگر DSP مورد نظر که از خانواده DSP56300 است دارای هسته اصلی FIXED POINT بوده وآدرس دهی آن ۲۴ بیتی وقابل برنامه ریزی نیز می باشد.

فهرست مطالب
چکیده………….…………………………………………..………….…۱

مقدمه..……………………………..……………………….……….…۳

فصل اول:تئورى DTMF .………..……………………………ا…………۴
۱- ۱)مبانی DTMF …………….ا………..……………………………..……۵
۱- ۲)کاربردها…………………………………………۵
۱- ۳)آشکارسازی DTMF …………………ا………………………..…..…..۶
۱- ۴)پیاده سازی DTMF ……………………ا……….……..……,…………۷
۱- ۴- ۱)بخش فیلترینگ.……..…………………………………..………… ٩
۱-۴- ۱- ۱)تکنیک استفاده از دو سطح آستانه…………………..………,..……..…۱۲
۱- ۴- ۱-۲)تکنیک آشکار سازی هارمونیک دوم.…………………………….……۱۴
Goertzelساختار سلول– Goertzel الگوریتم (۲ -۴ -۱ ……..…….………ا…… ۱۴
۱- ۴- ۳)تخمین اطلاعات طیف.…..…………………………………..………۱۶
۱- ۴- ۴)تصمیم گیری……….………………………………………………۱۸

فصل دوم: ساختار DSP56300 ……ا………………………………………۲۰

۱- ۲)مقدمه….………….………………………………………………….۲۱
DSP دیدکلی از هسته(۲ -۲ ………..…………..…………ا…………………۲۲
(Data ALU) بخش محاسبات منطقی داده(۱ -۲…..……..……..……………۳۲
۲- ۲- ۲)بخش تولید آدرس (AGU) ..………………………ا…………..….…۲۴

۲- ۳)بخش کنترل برنامه (PCU) ………………………ا……….……….…۲۶
۲- ۲- ۴)دستورالعمل cache روی چیپ………………………………….….…۲۷
protA اینترفیس حافظه خارجی (۵ -۲ -۲ …..….……………..………………۲۷
۲- ۲- ۶)حلقه قفل شده فاز (PLL) و تولید کننده کلاک.………………..……….۲۷
۲- ۲- ۷) پشتیبانی از اشکال زدایی سخت افزاری..…………………….…………..۲۸
۲- ۲- ۸)دسترسی حافظه به صورت مستقیم (DMA) ………ا…………………….۲۹
۲- ۳)بخش محاسبات منطقی داده(DATA ALU) …..………ا……….…………۳۰
Data ALU معماری (۱ -۳ -۲ ……………………….…….….…………… ۳۰
(Y0, Y1, X0, X1) Data ALU رجیسترهای ورودی (۱-۱ -۳ -۲ =…………….۳۱
۲- ۳- ۱-۲) بخش MAC (ضرب کننده اکومولاتور)………………………………۳۲
(A1, A2, A0,B2, B1, B0) :Data ALU رجیسترهای اکومولاتور (۳-۱ -۳ -۲ ..… ۳۲
۲- ۳- ۱-۴) شیفت دهنده اکومولاتور..……………………………..….….……۳۳
۲- ۳- ۱-۵) بخش رشته بیت (BFU) .………ا………………………………۳۳
۲- ۳- ۱-۶) شیفت دهنده / محدود کننده داده……………………………………۳۴
۲- ۳- ۱-۷) مقیاس بندی…….…………..…….…………………………….۳۴
۲- ۴)بخش تولید آدرس(AGU) ………ا……………………….…..……… ۳۴
۴- ۱) معماری AGU …..……ا……………………..……………………۳۵
۴- ۲) مدل برنامهریزی..…………………..…………………..……….…۳۶
۵)بخش کنترل برنامه(PCU) ..………ا……………………..……………۳۷

۵- ۱) دید کلی…………………………………………………….……۳۷
۲- ۵- ۲) معماری سخت افزار PCU .…………………ا………………..………۳۹
۲- ۵- ۳) مدل برنامه ریزی PCU .……………ا………………………………۴۰
۲- ۵- ۳-۱)رجیسترهای وضعیت و پیکربندی….……….………………..…….…۴۱
۲- ۵- ۳-۱-۱) رجیستر مد عملیاتی………………………………..…….……۴۱
۲- ۵- ۳-۱-۲) رجیستر وضعیت (SR) ……..……ا…..…………………………۴۲
۲- ۵- ۴) پشته و بخش تعمیم یافته پشته..….……………………………..……۴۴
۲- ۵- ۵) رجیسترهای عملکرد و پیکربندی پشته سیستم……………………………۴۴
۲- ۵- ۵-۱) رجیستر اشارهگر پشته (SP) ..………ا……………………..………۴۵
۲- ۵- ۵-۲)رجیستر شمارنده پشته (SC) .…………ا…………..…..……………۴۶
۲- ۵- ۵-۳)رجیستر سایزپشته (SZ) ………ا………………………..……….…۴۶
۲- ۵- ۵-۴)برنامه، حلقه و کنترل پردازش رد کردن درخواست..……………….………۴۷
۲- ۵- ۵-۴-۱) رجیستر شمارنده برنامه (PC) ..………ا……………….…………۴۷
۲- ۵- ۵-۴-۲) رجیستر آدرس حلقه (LA) .………ا……………………….……۴۷
۲- ۵- ۵-۴-۳) رجیستر شمارنده حلقه (LC) .…………ا………………….……۴۸
۲- ۵- ۵-۴-۴) رجیستر آدرس پایه بردار (VBA) ……….ا..……………….……۴۸
۶) PLL و تولید کننده کلاک.………………………..……………..……۴۸
۶-۱)بلوک PLL ..ا…………………………………………..……….…۴۹
۶-۱-۱)بخش پیش از تقسیم فرکانس……………………….………….……۴۹

۶-۱-۲)آشکارساز فاز ………………………….………………..…….…۵۰
۲- ۶-۱-۳) اسیلاتور کنترل شده با ولتاژ (VCO) .……………ا….……..…….…۵۰
۲- ۶-۱-۳- ۱) تقسیم کننده فرکانس.…………………………………….……۵۰
۲- ۶-۱-۳- ۲)عناصر کنترل PLL ..………ا…………………………..………۵۱
۲- ۶-۱-۳- ۲- ۱) تقسیم ورودی سیگنال ساعت………………………….………۵۱
۲- ۶-۱-۳- ۲- ۲) تکثیر فرکانس: (ضرب فرکانس)…..…………………………..…۵۱
۲- ۶-۱-۳- ۲- ۳)حذف کردن انحراف موج………………………………….……۵۲
۲- ۶-۱-۳- ۲- ۴)عملکرد فرکانسی………………………………………….…۵۲
۲- ۶-۳) مدل برنامهریزی PLL .……….ا..……….……………………….…۵۳
۲- ۶-۴) همزمان کردن سیگنال ساعت.………..……………………..….….…۵۳
۲- ۶-۵) رهنمودهای طراحیPLL ….………ا……………………….…….….۵۳
۲- ۷) فضاهای حافظه و مدهای عملیاتی.………………………………….……۵۴
۲- ۷- ۱)نگاشت حافظه هسته خانواده DSP56300 ..……ا……………….….…..۵۶
۲- ۷- ۱-۱) فضای حافظه داده X …..…………ا………………………..……۵۶
۲- ۷- ۱-۲)فضای X, I/O داخلی………………………………………………۵۷
۲- ۷- ۱-۳)فضای حافظه داده Y ………………ا………………………………۵۷
۷- ۱-۳-۱) فضای Y, I/O خارجی / داخلی.……………………………..…..۵۷
۷- ۱-۴) حافظه برنامه..……………………………………………………۵۸
۷- ۱-۴-۱) فضای ROM بوت استرپ.…………………………….……..…۵۸

۷- ۱-۴-۲) فضای رزرو شده برای ROM برنامه………………..…….…..……۵۸
۲- ۷- ۱-۴-۳) حافظه برنامه خارجی…..…………………………………….…۵۹
۲- ۷- ۱-۴-۴) Cache RAM دستورالعمل داخلی………………………..….…۵۹
۲- ۷- ۲) مد سازگاری ۱۶ بیتی…………….…………………………..….…۵۹

فصل سوم:پیاده سازی پروژه…………………………………………….…۶۰

۳) تشریح پروژه……………………………………………………………۶۱
۳- ۱)اجرای پروژه…………………………………………………….……۶۱
۳- ۱- ۱)سخت افزار پروژه…..………………………………………….……۶۱
( D/AوA/D) CODEC ( 1 -1 -1-3 ….….……………ا……………….. ۶۳
ESSI پورت(۲-۱ -۱ -۳ ….……………………………………………..… ۶۶
HOSTپورت(۳-۱ -۱ -۳ ….……………………………………………… ۶۸
۳- ۱- ۱-۴)اجزای جانبی………….……………….………………………..۷۱
CPLD(1- 4-1-1 -3 …….……ا………………………..……………… ۷۱
۳- ۱- ۱-۴-۲)رگولاتور ولتاژ………………………………………………………………… ۷۴
۳- ۱- ۲)نرم افزار پروژه……………………………………..………………۷۹
FRONTED بخش(۱-۲ -۱ -۳ ………..…………..……………………… ۸۱
BACKEND بخش(۲-۲ -۱ -۳ …………..….……………………………. ۸۲
Find peak بخش(۳-۲ -۱ -۳ ..……………………………………………. ۸۳
۳- ۱- ۲-۴)بخش آشکارسازی تون و مونیتورینگ آن..…………..…………………۸۳

۳ ۳)تست پروژه…………………….…………………………..…………۸۴

فصل چهارم: نتیجه گیری……………..……………………..…………………۸۶

۴)نتیجه گیری وپیشنهادات……..…………………………..………………۸۷

منابع و مأخذ……………………..……..……………………………..…۸۸

Abbreviation ………………………………ا…………………………۹۰

پیوست..…………………………………………………………………۹۳
چکیده انگلیسی …